Как передать массив на вход модуля в языке Verilog

Пишу программу на Verilog, мне нужно передать массив в модуль. Но напрямую передавать массив в модуль на языке Verilog нельзя. Как тогда это можно сделать? Какие есть ещё способы?